Prozessorarchitekturen und Systementwurfsautomatisierung
Überblick
Die zunehmende Komplexität von Systems-on-Chips in Verbindung mit dem Zeitdruck bei der Markteinführung hat das virtuelle Prototyping für die frühzeitige Erkundung des Entwurfsraums, die Verifizierung und das parallele HW/SW-Co-Design nahezu unverzichtbar gemacht. Im Zentrum der Prozessormodelle steht der Befehlsdecoder, der für die Klassifizierung der Befehle gemäß der Befehlssatzarchitektur verantwortlich ist. Zusätzlich zu den Systemmodellen sind Befehlsdecoder Bestandteil von binären Toolchains wie Assemblern oder Debuggern. Für alle Anwendungsfälle ist die Dekodiergeschwindigkeit von grundlegender Bedeutung für den Erfolg der Simulationsplattform oder des Werkzeugs im Allgemeinen. Aufgrund des breiten Anwendungsbereichs und der Relevanz für die Leistung lohnt es sich, in ein optimiertes Befehlsdecodermodell zu investieren, das wiederholt eingesetzt, geändert oder erweitert werden kann.
Da der Trend zu immer größeren und komplexeren Befehlssätzen geht, ist die manuelle Implementierung von Decodern wohl zu einer der zeitaufwändigsten, komplexesten und fehleranfälligsten Modellierungsaufgaben geworden, die nur selten zu einer akzeptablen Leistung führt. Darüber hinaus enthalten viele neuere Befehlssätze Unregelmäßigkeiten wie uneinheitliche Opcodes, logische Propositionen auf Bitfeldern und mehrfache oder verschachtelte Befehlsspezialisierungen. Es gibt nur wenige verfügbare Werkzeuge, die versuchen, automatisch Decoder aus Befehlssatzdefinitionen zu erzeugen. Diese können entweder nicht auf unregelmäßige Befehlssätze angewandt werden, erfordern einen unzumutbaren Zeit- oder Ressourcenaufwand während des Generierungsprozesses oder, was noch schlimmer ist, geben funktionell fehlerhafte Decoder aus.
Aktuelle Arbeit
Unsere Arbeit befasst sich mit Algorithmen zur Erzeugung von Entscheidungsbäumen für Decoder. Wir untersuchen verschiedene Ansätze zur Generierung von Entscheidungsbäumen, die mit Unregelmäßigkeiten im Befehlssatz umgehen können, insbesondere mit logischen Propositionen auf Bitfeldern. Wir berücksichtigen bereichsübergreifende Ergebnisse aus der Systemmodellierung, der Informationstheorie, der Kodierungstheorie, den Entscheidungsbäumen und der propositionalen Logik. Wir führen sowohl eine experimentelle als auch eine theoretische Kostenanalyse der resultierenden Dekodierer nach einem neu entwickelten Kostenmodell durch.